在今年8月10日，拜登签署了禁止美国资本对半导体和微电子、量子信息技术、人工智能这三个领域的中国高科技企业进行投资的行政令，这个行政令的签署标志着中美半导体脱钩正在完成从最开始针对部分企业和部分技术的局部技术脱钩，向金融、技术、人才全面脱钩的大步推进。

01

芯片战争升级



而这并不是近期唯一的对华半导体限制升级行为。

6月30日荷兰政府升级了对华半导体设备出口限制，TWINSCANNXT:2000i以上比较先进的DUV光刻机不再会向中国大陆出口。允许出口的上限被限定在了老旧的，最多可以制造38nm制程芯片的1980i型DUV光刻机。



7月18日，就在耶伦访华以及英特尔、英伟达和高通三巨头要求美国政府放宽对华芯片出口之后，美国众议院的中美战略竞争特别委员会“The Select Committee on the CCP”对高通的子公司，高通创投（Qualcomm Venture）发了一封正式函，函的内容尽是人权专制这些八股文，我就不在这里复述了，反正就是要求高通创投交出在AI，半导体和量子领域投资的信息。

   
这封函件再一次明确了美国政治圈子对华在包括高科技领域在内的敌视态度。尤其是要求高通创投向美国国会提供AI、半导体、量子计算等相关在华投资项目的名单和参与程度报告，是从根上破坏高通在华投资甚至对华高科技合作的的政治可信度。

这种现阶段可能直接腰斩公司相关领域营业额的行为，可以理解为美国国会直接打脸芯片三巨头，还想放开出口限制，滚！



而更要命的是，各种消息显示，美国一些势力正在寻求将之前合规的英伟达A800和H800芯片纳入管治范围，以进一步拉开中美在AI训练领域基础算力的差距。

自从去年十月份纽约时报说的所谓芯片战争开战以来，美国对华芯片限制的疯狂升级就已经成为了对华科技战的主基调。可以说，美国人已经把下一个时代的国运寄托在，通过芯片战争限制我国AI发展之上了。

中国在工业体量、供应链和基础设施的优势是前所未有的，中美在尖端技术领域的差距也在肉眼可见的加速缩小，工业皇冠上的明珠们持续沦为落后产能。在接下来AI驱动的工业革命当中确保主导权，是美国短时间内几乎唯一的，可能拉大对华尖端工业差距的方法。

毕竟我们现有的国产AI芯片已经遇到了美国制裁的瓶颈，华为19年开始量产的昇腾910现在依旧是国内最强的AI芯片之一。而在美国那边，更晚量产的A100和H100型AI芯片，都已经被新生代产品GH200秒成渣了。

而众所周知，作为对美国制裁的回应，我们之前已经着手限制对镓、锗等关键原料的出口，但这并不能弥补中美之间的技术差距，只能单纯提高对美国等国的制造业成本的威慑。而这种威慑在中美高科技脱钩的大背景下，并不可能逆转大势。

所以我们必须要正面突破，从而打断中美在尖端半导体领域被拉开差距的潜在可能。种种迹象表明，这种正面突破，半导体领域的斯大林格勒之战，大概率会在未来12个月内发生，而这次我们拿的是苏联剧本。



02

追赶号角



如果我们密切关注中国的半导体产业，不难看到过去几年中国半导体行业正在脱胎换骨，问题是这些toB端供应链的变化很难被普通老百姓注意到，对民心士气的影响还不如发个VR眼镜。

而作为美国对华半导体打击的头号标志性事件，华为5G和麒麟芯片的存亡，无论在中美都是很多人衡量两国实力对比的信仰性事件，而恰恰是这件事正在迎来攻守之势的反转。

8月，有一条消息引爆了数码圈，根据微博“数码闲聊站”爆料，在最新的蓝牙备案中，华为除了nova13-16备案编号确定为5G手机之外，还有多款不明型号手机拥有5G的编号。



众所周知，由于美国制裁，华为mate40和p40系列之后的机型，绝大部分都是没有5G信号接入能力的，这导致华为从5G领军者沦为行业笑柄，手机销量更是一度从全球第二掉到了others的水平。

我作为半个数码博主，最近这几年一直都是苹果安卓（鸿蒙）手机双机配置，之前我的安卓或者鸿蒙手机一直用的是华为，但自从我的Mate40pro某次开卡丁车撞断了之后，我陷入了尴尬的境地，不得不尝试了一些别的品牌的安卓手机，效果都不理想。

所谓蓝牙备案是指蓝牙设备在销售前需要通过蓝牙技术联盟（Bluetooth SIG）的认证。虽然产品备案并没有统一各个公司的手机编号规则，但是根据华为手机的传统，一般来说后缀“AN”或“TN”表示该型号具有5G接入能力。

如果三季度华为果真发布了5G手机，这意味着对美国制裁斗争的阶段性胜利。我已经向熟悉的华为销售预定了华为的新5G手机。



美国对华为消费者业务必欲除之而后快，而利用技术长臂管辖，锁死华为5G是它最重要的抓手。5G国产化，就是砸碎了美国掐死华为发展的一只手。

而下一步，我们就要瞄准美国掐死华为发展和中国半导体发展的另一只手了——高端芯片量产。

“数码闲聊站”之前还发布了一则微博：麒麟芯片回归。



这件事一石激起千层浪，在那之前，我也多次听投资圈的朋友谈及此事，但大家都给不出石锤，但有一些其他的侧面证据似乎确实能够证明华为麒麟真的要回来了！

这件事就是高通和华为供应关系。众所周知，高通在华为麒麟9000断货以后，就成为了华为手机的首要芯片提供商。

比如华为近年来出的旗舰机，P50就采用了骁龙888芯片，Mate50用的是骁龙8gen1，P60用的是骁龙8gen2。甚至华为旗舰中的旗舰，折叠手机Mate Xs2和Mate X3都分别采用高通的骁龙888和8gen1芯片。

而华为的中低端手机也是大量采用骁龙6、7系列芯片。

而现在，华为和高通的合作似乎要降一个档次了。

在2023年6月，华为常务董事、终端BG CEO、智能汽车解决方案BU CEO余承东接受第一财经独家采访的时候表示，高通不会恢复为华为提供5G芯片供应。

之后的8月初，在高通的年度投资者电话会议中，高通首席财务官阿卡什·帕尔希瓦拉 (Akash Palkhiwala) 表示，高通对今年剩余时间的预测，假设华为方面没有“实质性收入”。

而这也意味着，根据高通的预期，不仅现在华为旗舰机上普遍装有的骁龙8gen1和2芯片在今年接下来的4个月里面不会有新订单，10月预计发售的8gen3华为今年暂时也没有采购计划或者说日程。

这就很令人玩味了，毕竟地球人都知道，现在华为的主力机型，以及未来的华为主力机型似乎都只有高通芯片这一个选择。难道是华为跟苹果形成了战略合作改用A系列芯片？或者华为高端转投了联发科？

这些猜测都显得过于离谱令人喷饭。在没有传出其他供货商将取代高通位置的情况下，如果连着一两个季度都没有新订单对芯片消耗进行补充。

那即使之后半年华为能靠库存芯片造手机，必然会像当年麒麟9000库存逐步耗尽那样逐步限制出货量。这不是把好不容易拿到的全国销售份额第五的位置拱手相让嘛。



所有答案似乎指向了一个点，那就是华为自己的麒麟要回归了，缺的高通的芯片，麒麟可以补上去。

那么下一个问题就是：谁代工呢？

放眼整个大陆，答案只有一个，那就是中芯国际。

长期以来都有传言，中芯国际已经完成了7nm制程芯片的代工能力。现在能量产的技术水平可能性最高的是N+1的水平。也就是对应台积电的第一代7nm工艺，2018年出品的麒麟980所使用的代工水平。

在2021年的时候，就有“挖矿界”的大佬爆料，他们发现一部分“矿机”卡里面的芯片就是中芯国际出品的7nm芯片。现在能够代工7nm手机芯片似乎是理所当然的。

但如此一来，在目前台积电面向高端手机的主流工艺已经发展到5nm、3nm的情况下，如果说真的是中芯国际代工麒麟，那么重生的麒麟岂不是会非常弱？毕竟硬件的代工水平上的差距，很难通过架构的更新和软件适配完全弥补。

有没有什么办法能让我们在代工制程上有明显差距的前提下，好好地玩原神、崩铁呢？



就在前几天，华为公布了一个新专利：“具有改进的热性能的倒装芯片封装”专利。这是一种先进封装技术，其核心是把裸芯片面朝下，将整个芯片面积与基板直接连接，省掉互联引线，增大散热面积。这种封装方式最大的优势在于散热效率特别高。



同时在之前的很长一段时间，针对华为乃至整个中国高端芯片制程工艺的路径选择上，就有一个被人当成笑话的14+14=7的传言。意思就是有人打算把两颗14nm工艺的芯片合起来，让封装之后的效能和7nm芯片类似。

这被很多人认为是新时代的两杯50度的水倒一起就是100度的笑话，但貌似华为确实就在这条路上前进。早在2022年4月，华为公布了一个专利叫做“一种芯片堆叠封装及终端设备”。意思就是把两块芯片堆叠起来然后封装成为一个芯片。



这些看起来凑合的方法其实恰恰并不是落后的封装方法，而是先进封装工艺中的两种技术路径：倒装封装和堆叠封装。这些专利似乎也在说明一个问题，那就是我们打算利用一个新的路线，来为解决光刻机的短板提供更多时间。

而这个方向的最终答案用专业术语说就是：基于采用异质（异构）集成技术的芯片。



03

弯道超车？



摩尔定律是英特尔创始人之一戈登·摩尔的经验之谈，核心内容是：集成电路单位面积上可以容纳的晶体管数量每18个月到24个月就会增加一倍，与此同时功耗和价格不变。换言之，芯片的性能大约每两年翻一倍，同时单位性能对应的价格减半。

长期以来，尤其是最近十年随着芯片制程快速接近可能导致大规模量子隧穿的1nm物理极限，半导体行业就未来的发展方向爆发了激烈的讨论，讨论主要集中在两个方向（暂不讨论颠覆器件的Beyond CMOS路线）的选择上：

延续摩尔定律（more Moore），试图在现有路线上挖掘更多的潜力；

绕道摩尔定律（more than Moore，也有地方将其翻译为超越摩尔定律），试图通过更新的逻辑或者封装方式，基于现有水平，从新路线挖掘半导体潜力。



More Moore的路线就是延续在器件结构、沟道材料、连接导线、高介质金属栅、架构系统、制造工艺等等方面进行创新研发，来延续摩尔定律的寿命。

但是这个续命现在说实话已经越来越续不动了，对不起，你所充值的账户已注销。由于物理瓶颈的限制，英特尔在14nm上不停地挤牙膏已经是众所周知的笑话。三星在到达5nm工艺的时候也在成本和良品率上跟不上了。而到了3nm工艺，即使强如台积电也爆出良品率偏低的问题。



不光是制程问题，单颗芯片代工成本也在迅速增加。根据Tom's Hardware报道，台积电每片3nm晶圆的平均售价为 19,865 美元，较 2020 年每片5nm晶圆 13,495 美元，上涨了接近50%。

分析师预测，2025 年下半年开始量产2nm晶圆时，每片价格将达到 24,570 美元，与 3nm相比再上涨近 25%。经过估算，每片芯片光代工成本不会低于200元，甚至会接近300元，再按照高端芯片一般的加价倍数来算，到时候你的旗舰手机光是SoC芯片价格就要接近1000美元，到时候你还果断下手吗？

也就是说，不论是从工艺还是价格的角度，摩尔定律都在濒临死亡。

这也意味着对于我们这个后发者来说，在高级制程的芯片技术上遇到的难题还是其次的。别说我们现在还没有攻克EUV光刻机也没有办法完全绕过相关的专利壁垒，就算攻克了，死磕摩尔定律的路线很快会碰到物理规律的高墙，如何在绕道摩尔定律的新技术路线上不要再度落入下风，可以说是最关键的问题了。

在这个背景下，刚才说的基于异质集成技术的新路线芯片，就是一个重要的潜在方向。

异质集成（有些也称为异构集成，主要区别在于异质集成技术通常指在硅片上直接生长介质材料，而异构集成技术则是指将砷化镓、氮化镓等器件多层集成到硅片上）是一种新型的半导体生产技术。

如果我们打开手机后盖会看到大量各种各样的芯片，它们包括这个最大SoC计算芯片，内存芯片，负责信号的射频芯片等等，我们看到的这个灰黑色的材料不是芯片的本体，而是芯片的外部封装材料，这些芯片的材质工艺各不相同，被分别封装，再被分别安装在PCB电路板的不同区域，然后再用铜导线连接起来。

而所谓异质集成的基本逻辑，就是把不同材质工艺、不同功能的小芯片（Chiplet），先用一块大的作为电路和支撑结构的基底芯片连在一起，然后再进行外部整体封装安装到电路板上，这样一来这块芯片不同单元之间连接效率会更高，布局更灵活，功能更丰富。

 

而且这样细分之后，作为基底的大芯片会用比较低端的制程，本身良品率很高，上面的小芯片面积很小，晶圆一些点出问题，对整个晶圆上的芯片良品率的影响也会降低。也就是说还能提升单片晶圆的产出，节约成本。



摩尔定律遇到瓶颈之后，芯片发展遇到的问题主要有四个：存储墙、面积墙、功耗墙和功能墙。异质集成技术将各种小存储、运算、无源器件等等集成到一个芯片上，可以从设计的角度为这4个问题的解套提供便利。这里我们就以英伟达最强大的GH200为例来说明这个技术对于解决这些问题带来的新思路。

首先是存储墙，我们知道，现在计算机的计算单元和内存单元都是分开的，现在阻碍算力提升的最大的障碍反倒不是计算能力本身不足，而是数据的存储和搬运。

近几十年平均下来，处理器的峰值算力每两年增长3.1倍，而动态存储器的带宽每两年增长1.4倍，存储器的发展速度远落后于处理器，相差1.7倍，早已跟不上节奏。

在大数据时代，最耗费电力和时间的就是大量数据在运算和存储元件之间搬来搬去，而且大数据的特点之一就是数据是一波一波地来，不定期、没有清洗而且不定数量，这种状态为芯片设计提出了巨大挑战。

现有的设计将会出现一个很明显的问题那就是TB级带宽难以满足P级和E级算力需求（ 1P相当于每秒1000万亿次计算速度，1E是指每秒能做100亿亿次数值运算），可以这么说，未来数据的读取存储速度将决定超级计算机以及超级AI的性能上限。

对应这个问题，异质集成技术的处理方案很简单，把计算单元和存储单元封装在一起，靠得尽可能近，同时互相之间用传输更快的芯片连接而不是用pcb版连接，这样来提升数据搬运的效率。

所以英伟达地表最强AI芯片GH200，就是采用异质集成技术，才能实现在算力上的突破。

第二面墙是面积墙，众所周知，光刻机是芯片制造的核心，它的原理就是利用光蚀刻技术，将电路图如同照片曝光一样复制到晶圆上。



而现在的问题就是由于某些我们不清楚的工程技术难点，高端光刻机的整个光路的设计遇到了物理瓶颈，进一步放大它遇到了困难。这导致，现在单个芯片的面积再往上扩大遇到了光刻机图形投影的能力极限。

对应这个问题，异质集成技术的处理方案就是，干脆不造高制程的大芯片了，我们造一堆小芯片封装在一块只需要低制程的很大的基底上。

于是GH200超级芯片采用NVLink-C2C技术方案，通过Chiplet工艺将CPU+GPU组合到同一封装形成了72 核的Grace CPU、H100 GPU在一起的突破。

第三面墙是功耗墙，大家相比对现在高性能芯片的发热都有感触吧。不论是高性能台式机的大风扇还是水冷散热，还是手机玩游戏动不动就低温烫伤或者发热掉帧。芯片的功耗已经成为所有人的关注重点。

当不同的芯片可以更加合理的布局，发生在数据搬运过程中的能耗自然大幅降低。采用异质集成NVLink-C2C方案的GH200在经过特殊设计之后，能效相比于前代方面提升了25倍，面积效率提升了90倍。这样的能效提高为英伟达发布256 个 GH200 芯片的 DGX GH200 超级计算机创造了基础。

第四面墙是功能墙，这一点就到了异质集成芯片的主场。原有的单一芯片村底可实现的功能有限。毕竟不同材料有自己的优势区间，比如氮化镓就是适合功率器件、单晶硅适合做计算芯片衬底等。

如果能将原先在主板上的器件集成到封装体内，比如把毫米波天线集成到手机soc芯片上，那么就可以留更多位置给芯片，能提升手机的综合表现。



毕竟不同电子产品中，传统的2D封装技术每个元件之间都会有不少的无用空隙。有些地方无源器件所占的面积有些甚至会超过总面积的80%。在同一个平面下，芯片的晶体管面积是受到其他器件占有面积的制约。



而在设计异质集成的芯片的时候，我们通过更优化的设计让如处理器核心、内存控制器、图形加速器等，使用2.5D、3D等先进封装技术，这些独立的组件可以堆叠在一起，就像修建高楼大厦一样从提高面积利用率变成提高空间利用率。一个紧凑的3D结构，可以提供更好的性能、能效和空间利用率。

如此显而易见的问题，之前是没想过吗？为什么会到现在才开始被重点关注呢？那自然是有一系列难点啦。

异质集成的难点是非常实际的，那就是：1. 互联、2. 封装。

如何让芯粒之间高速互联，是Chiplet技术落地的关键。主要问题之一就在于，各个公司对于芯粒如何高速互联并没有形成一个统一的协议，在硬件设计和封装上也不是那么统一。芯片设计公司在设计芯粒之间的互联接口时，首要保证的是高数据吞吐量，另外，数据延迟和误码率也是关键要求，还要考虑能效和连接距离。

2022年8月，由 AMD、Arm、ASE、Google Cloud、英特尔、Meta、微软、高通、三星和台积电等十家公司于 2022 年 3 月建立的高速互联标准“Universal Chiplet Interconnect Express”UCIe 联盟正式发布了 UCIe 1.1 规范。

而在2020年9月，中国Chiplet产业联盟（China ChipLet League （CCLL））启动成立，并在之后联合国内系统、IP、封装厂商一起，制定了《芯粒互联接口标准》ACC1.0。可以说芯粒互联规范的竞争已经开始。

而第二个问题封装，则更加考验各国的技术基础。因为当我们把大量不同芯片封装到同一个封装体内，它们的总热功耗将显著提升；而且采用异质集成技术的芯片往往采用2.5D/3D堆叠，既然盖起了高楼那么相比于传统平面封装的2D芯片增加了垂直路径热阻。

Chiplet做出来之后要最终实现异质集成也有一系列难点。首当其冲的就是不同材料直接界面的生成与工艺量化的难点。因为异质集成芯片会有各种不同的化学材料进行集成，其不同材料之间扩散、成核、粘合机理，以及晶格和膨胀系数等等都不一样。而现在芯片发热区域的功率密度很高，所以需要建立全新的物理动力学，才能确保连接的地方不被烧坏。

毕竟谁也不想玩着玩着，突然芯片几个不同材料之间就出现断路了吧。



其次的一点，很多军迷应该很熟悉，那就是电磁兼容问题。



现在在异质集成芯片上将会有多材料元器件、天线和小芯片的集成，而各自间距只有几微米。这时候，你怎么解决他们可能出现的信号之间的冲突，乃至不同电磁波跑到它不应该去的电路产生振荡的问题呢？

当然还有各种无源器件的小型化以及相应的EDA软件等问题的也待解决。只不过最重要的是他代表了一种全新的思考微电子发展技术的发展方向，也就是从集成电路向集成系统的转变。



而这种转变的好处也是显而易见。首先一点最关键的就是对于EUV光刻机依赖会减少很多。



深圳大学校长毛军发院士在7月底的2023年全国虚实融合交互大会上做报告时候就提到了，绕道摩尔定律的异质集成芯片可以实现35nm制程等效14nm芯片的水平。这是因为通过综合优化以及空间利用率提高，能留给运存的空间增大，数据来回处理的时间和功耗变少。

同时由于前面提到的小芯片的“乐高”模式的组合优势，可以实现更快速的针对性设计优化以及小芯片的公用带来的研发和量产成本下降，芯片的最终价格也会下降。

当然这样的技术肯定不是只有我们看到，事实上全球异质集成，Chiplet和先进封装领域的竞争已经白热化了。比如A100/H100/GH200等都是采用台积电 CoWoS 2.5D 封装。再往前追溯，2014 年华为海思就跟台积电就CoWoS技术进行过合作，Marvell （美满科技）创始人周秀文博士也是在 ISSCC 2015 上提出过 Mochi(Modular Chip,模块化芯片)架构设想。

IBM、英特尔、三星等等公司都在不停的推进基于先进封装技术的异质集成芯片。而这方面现在走在最前的还是台积电。现在台积电已经在提供包括CoWoS、InFO和TSMC-SoIC在内的多种先进TSMC 3DFabricTM封装及硅堆栈技术。





最重量级的是，7月台积电宣布计划斥资900亿元新台币（约合人民币205.84亿元）设立生产先进封装的晶圆厂。

预估新厂2023年第四季开始整地，2024年下半年开始动工，2026年建厂完成，力拼2027年上半年、最迟第三季开始量产，并以月产能11万片12英寸晶圆的3D Fabric制程技术产能。

毛院士在报告中针对相关技术动向指出，现在由于技术升级，封装技术的重心正在从后端封装厂移到前端半导体代工厂，翻一下就是，以前封装是在芯片主题完工之后给它套个壳，现在封装是把小芯片组装在一起，变成主力工程了。

如果台积电主推的SolC成功成为下一代芯片系统的主流技术，那么台积电将在半导体行业更加强势(降维打击)。而如果我们不迎头赶上，大陆本来代工较弱、封装较强的跛脚局面将会变成下半身瘫痪！

8月4日，长电科技在投资者平台上表示，长电科技已经推出了针对2.5D／3D封装要求的多维扇出封装集成技术平台并已实现量产，该技术是一种面向chiplet的极高密度、多扇出型封装高密度异构集成解决方案，现已具备4nm、chiplet先进封装技术规模量产能力。

而在我们最弱的光刻机部分。2023年7月底，《证券日报》在报道中就指出，预计在2023年底上海微电子将向市场量产交付，跳票已久的国产的第一台28nm制程的SSA/800-10W光刻机设备。



《证券日报》是国务院主办的中央直属党报《经济日报》下属的，专业为银保证监会披露信息的报纸，不会像我们这些自媒体这样随意扯淡，也就是说，这次再跳票的概率不大了。

有了这个短板的补足，再配合可能的先进封装路线的探索，两条腿走路，我们追赶世界先进芯片的时间可能会比单单沿着摩尔定律死磕的路线短很多。

期待



总的来说，由于芯片发展方向开始向新赛道转换，我们迎来了一个前所未有的发展机遇。

现在半导体的格局就像占尽第一次工业革命先机，坐拥19世纪世界最强工业和专利墙的英国，却最终由于没法跟上时代版本对于国家要求的变化，为后来者提供了巨大的补足短板和弯道超车的历史性机遇。最终在第二次工业革命中败给了美国和德国一样。

虽然现在大陆之外的半导体供应链依旧保有对于大陆半导体产业的技术和专利优势，但我国作为坐拥着全球最大的高端半导体消费和生产市场以及人类历史上最大工业体系的国家，新路线可行性的确定为我们利用转换赛道的机会实现快速绕过专利壁垒和缩短先进制程实用差距甚至掰腕子创造了时间和机会。

更何况全世界最先进制程的主要出货地是我们尚未统一的地区呢。

我国人类历史上前所未有的工业能力优势为我国在技术路径上脚踏两只船和不停试错创造了相比于20世纪美国更大的工业基础。相信随着三季度可能到来的惊喜开始，我国的半导体产业将会迎来一轮基于技术进步的飞升和跨越，就像我们之前几十年在其他行业做到的那样。